Xena Thor-400G-7S-1P

Xena-Thor-400G-7S-1P

Xena Thor-400G-7S-1P

 

Xena Thor-400G-7S-1P はQSFP-DDメディアI/F と QSFP56/ QSFP28/ QSFP+ メディアI/F を1つずつ実装し、7つの Ethernet メディアレート (400G, 200G, 100G, 50G, 40G, 25G, 10G bps) に対応した ValkyrieBay/ ValkyrieCompact 用テストモジュールです。

Xena-Thor-400G-7S-1P

特徴

  • 400GbE/ 200GbE/ 100GbE/ 50GbE/ 40GbE/ 25GbE/ 10GbE テストモジュール
  • 4種類のメディアI/Fに対応 (QSFP-DD/ QSFP56/ QSFP28/ QSFP+)
  • 7種類の Ethernet メディアレートに対応(1x 400Gbps, 2x 200Gbps, 4x 100Gbps, 8x 50Gbps, 2x 40Gbps , 8x 25Gbps, 8x 10Gbps)
  • ハイコストパフォーマンス
  • アイダイアグラム機能
  • 3年間のハードウェア保証・ソフトウェアアップデートービスを提供

Xena-Thor-400G-7S-1P-diagram

ユニークなアイダイアグラム機能

Xena Thor-400G-7S-1P は、アイダイアグラムと呼ばれるユニークな信号品質解析機能を包含しています。

これはQSFP28/ QSFP+ ポートを使用する際にValkyrieManager ソフトウェアの “Resource Properties” タブに現れる追加パネル、 “Advanced PHY Features” で確認することができます。

このパネルでは、4x 10Gまたは4x 25Gリンクに関連した4つの受信SerDesに対する制御及びモニタを物理レベルで行います。またビットエラーレート (BER)アイダイアグラムの作成や、水平BERカーブからリンクBERの評価、及び送受信方向のPHYチューニングの管理も可能です。

仕組み

BERアイダイアグラムは、RXを平衡化した後、信号品質の直接的なビジュアル化を提供します。アイダイアグラムは、PHYのステップバイステップにより得られたサンプリングポイントから時間軸(標本化遅延)と振幅軸(0/1閾値設定による)を変化させる事で生成されます。
各サンプリングポイント (X, Y) では100万ビットが測定され、ビットエラーの数がカウントされ簡単な境界がBERに与えられます。

ダイヤグラムの見方

カラーマップは、各ポイントに於ける、測定された100万(最高赤)から0(黒)のビットエラーレートを示します。色のスケールはログ分布を取ります。より高い分解能はより鮮明なダイアグラムを与え、X, Yのより高い値は水平、垂直バスタブカーブの評価により高い精度を、各々に与えます。

アイデータテーブルは、幅や高さ、ジッターなどアイパターンが持つ幾つかのパラメーターの評価手法を提供します。

xena-eyediagram

ジェネレートポート仕様
対応メディアレート QSFP-DD : 400Gbps, 200Gbps, 100Gbps, 50Gbps, 40Gbps, 25Gbps, 10Gbps
QSFP56 : 200Gbps, 100Gbps, 50Gbps
QSFP28 : 100Gbps, 50Gbps, 40Gbps, 25Gbps, 10Gbps
QSFP+ : 40Gbps, 10Gbps
テストポート数 QSFP-DD: 1x 400GbE/ 2x 200GbE/ 4x 100GbE/ 8x 50GbE
QSFP56: 2x 200GbE/ 4x 100GbE/ 8x 50GbE
QSFP28: 2x 100GbE/ 4x 50GbE/ 8x 25GbE
QSFP+: 2x 40GbE/ 8x 10GbE
インターフェースオプション QSFP-DDケージ

  • 1x 400G BASE-DR4, 1x 400GBASE-SR8/ FR8/ LR8
  • 2x 200G BASE-CWDM4 (dual CS connector)
  • 1x 200GBASE-DR4/ SR4/ FR4/ LR4/ CR4
  • 4x 100GBASE-DR
  • 1x 100GBASE-SR4/ LR4/ CR4
  • 8x 50GBASE-SR/ CR
  • 2x 50GBASE-SR2/ LR2/ CR2
  • 1x 40GBASE-SR4/ LR4/ CR4
  • 4x 25GBASE-SR/ LR/ CR
  • 4x 10GBASE-SR/ LR/ CR

QSFP56ケージ

  • 1x 200GBASE-DR4/ SR4/ FR4/ LR4/ CR4
  • 1x 100GBASE-SR4/ LR4/ CR4
  • 2x 50GBASE-SR2/ LR2/ CR2
  • 1x 40GBASE-SR4/ LR4/ CR4
  • 4x 25GBASE-SR/ LR/ CR
  • 4x 10GBASE-SR/ LR/ CR

QSFP-DD ケージで400GE, 2x 200GBASE-CWDM4, 1x 200GBASE-SR8, 8x 50GBASE-SR/CR を起動していない場合、同一のインタフェース設定で両方のケージを同時稼働させることが可能。(例:2x 50G)。

オートネゴシエーション、リンクトレーニング機能 IEEE 802.3 Clause 73, Auto-negotiation 準拠
Forward Error Correction (FEC) RS-FEC (Reed Solomon) FEC,
IEEE 802.3 Clause 119(200/400GE) RS-FEC (Reed Solomon) FEC,
IEEE 802.3 Clause 91(100GE) RS-FEC (Reed Solomon) FEC,
IEEE 802.3 Clause 134(50GE 802.3cd) RS-FEC (Reed Solomon) FEC,
IEEE 802.3 Clause 108(25GE) RS-FEC (Reed Solomon) FEC,
25/50G Ethernet Consortium(25/50GE)
準拠
トランシーバ数 1x QSFP-DD/ QSFP56/ QSFP28/ QSFP+
1x QSFP56/ QSFP28/ QSFP+
ポート統計機能 リングステート、FCSエラー、ポーズフレーム、ARP/PING、エラー挿入、トレーニングパケット
フレーム間隔(IFG) 16~56byte(デフォルト20byte: 8Bプリアンブル(SFDを含む)+12B IFG)
送信ラインレート アイドルギャップを強制する事で透過的に-1,000ppm(-10ppm単位)までラインレートを調整可能
送信ラインクロック -100~100ppm(0.001ppmステップ)の範囲で調整可能(全ポート共有)
ARP / PING ポート毎にIP,MACアドレスを設定可能
フィールドアップグレード FPGAファームウエア、操作用ソフトウエア共に完全対応
ヒストグラム統計 ポート毎の2つのリアルタイムヒストグラム。各ヒストグラムはRX/TXパケット長、全トラフィック、または特定のトラフィックに対する遅延分布。フィルター機能を提供
TX無効機能 TXポートのリンクを無効にする事が可能
IGMPv2マルチキャスト機能 IGMPv2を用いたマルチキャストへの連続的な参加が可能。期間を変更できるインターバル設定付き
ループバックモード
  • L1RX2TX – RX-to-TX, RXで受信されたパケットをコピーしTXポートへ転送
  • L2RX2TX – RX-to-TX, RXで受信されたパケットの送信元と宛先のMACアドレスを入れ替えてTXポートへ転送(10GEのみ選択可能)
  • L3RX2TX – RX-to-TX, RXで受信されたパケットの送信元と宛先のMACアドレス・IPアドレスを入れ替えてTXポートへ転送(10GEのみ選択可能)
  • TXON2RX – TX-to-RX, TXポートから送信されるパケットをRXポートへも併せて転送
  • TXOFF2RX – TX-to-RX, TXポートから送信されるパケットを外部へは送信せずRXポートへ転送
  • Port-to-Port – 全てのパケットをモジュール内で隣接したポートに転送(400GEは選択不可)
発振器特性
  • 初期精度3ppm
  • 周波数ドリフト(1年目以降+/-3ppm,15年以上+/-15ppm)
  • 温度安定性:+/- 20 ppm (システム安定性 +/- 35 ppm)
400/ 200/ 100/ 50/ 40/ 25GE フレームPRBとPCSレイヤ
ペイロードテストパターン PRBS-7, PRBS-9, PRBS-10, PRBS-11, PRBS-13, PRBS-15, PRBS-20, PRBS-23, PRBS-31, PRBS-49, PRBS-58
エラーインジェクション 単発でのビットエラーやバーストエラーの挿入や、継続的なエラー挿入
アラーム パターンロス、閾値によるビットエラーレート
エラー解析 ビットエラー:秒、カウント、レート
PCS仮想レーン構成 ユーザー定義のスキューをTx仮想レーンごとに発生 また再配置機能のテストのための、ユーザ定義仮想レーンへのSerDesマッピング
PCSバーチャルレーン統計 相対的なバーチャルレーンスキュー計測(2048bit迄)、同期ヘッダー及びPCSレーンメーカエラーカウンタ、同期ロスヘッダー、レーンメーカ、BIP8エラー、インジゲータ
リンクフラップ ミリ秒(ms)単位での精度を保った、単発または継続的なリンクダウン
送信エンジン
ポート毎のストリーム数 256個(ワイヤスピード)
ストリーム毎のテストペイロード挿入 ワイヤスピードにて、タイムスタンプ、シーケンス番号、各ヘッダーでのFCSを包含したパケットを送出可能。
ストリーム統計 TX Mbit/s、packets/s、パケット数、バイト数、FCS エラー、ポーズフレーム
帯域幅プロファイル バーストサイズ及び密度を定義。ユニフォームとバースト的な帯域幅プロファイルストリームは交互に配置が可能
フィールド変更機能 値の増加、減少、ランダム化が可能な16bitフィールド変更機能。各フィールド変更機能は、設定可能なビットマスク、繰り返し、最小、最大、ステップパラメータを包含。 ストリーム毎に8個のフィールド変換機能を使用可能。
パケット長制御 パケット長の固定、ランダム、バタフライ、増長が可能。 パケット長は56byte~12288byteまで対応。
パケットペイロード ユーザ定義の1~18byteパターン、8bitインクリメントパターンの繰り返し使用が可能
エラー生成 最小56byte最大9200byteのパケット長、シーケンス挿入、順番違い、ペイロード完全性、FCSエラーを生成可能
TXパケットヘッダー及びRXデコード機能 Ethernet、Ethernet II、VLAN、ARP、IPv4、IPv6、UDP、TCP、LLC、SNAP、GTP、ICMP、RTP、RTCP、STP、MPLS、PBB、及びユーザー定義
パケットスケジュールモード
  • Normal(ストリームインターリーブモード):標準スケジュールモード。高精度レート、パケットIFG変動が少々発生。
  • Strict Uniform:新スケジュールモード。100%均一のIFG。設定されたレートに対する偏差が少々発生。
  • Sequential packet scheduling(連続的ストリームスケジュール):ストリームが順番に連続して流れるようにスケジュール。ストリーム毎にパケット数を設定可能
  • Burst:ストリーム毎にバーストトラフィックを起こす。動作するストリームでのバーストはバーストグループを形成。ユーザーはバーストグループの開始から次のバーストグループの開始までの時間を指定。
受信エンジン
ポート毎にトレース可能なストリーム数 2016(ワイヤースピード)
受信パケットのテストペイロード自動検知機能 レイテンシ、ロス、ペイロード完全性、シーケンスエラー、順番違いのチェックや分析のリアルタイムな報告
ジッター計測 MEF10に準拠したジッター(パケット遅延変動)計測。8nsの確度で32ストリームまで計測可能
ストリーム統計
  • RX Mbit/s、パケット/s、パケット数、バイト数
  • ロス、ペイロード完全性エラー、シーケンスエラー、順番違い
  • 最小、最大、平均遅延
  • 最小、最大、平均ジッター
遅延計測確度 ±32 ns
遅延計測分解能 8 ns(遅延計測は校正可能であり、トランシーバモジュールからの遅延を除去可能)
フィルター数
  • 64bitパターンマッチ(オフセット、ビットマスク機能を含む)x6
  • フレーム長比較(短、長、比較)x6
  • パターンマッチ、パケット長を 要素に’AND/OR’を用いて表現したユーザ定義フィルタ x6
フィルター統計 フィルタ毎:RX Mbit/s、パケット/s、パケット数、バイト数
キャプチャ
キャプチャ機能 テストペイロードを除く全トラフィック、FCSエラー、フィルタマッチ
キャプチャ スタート・ストップトリガ 無し、FCSエラー、フィルタマッチ
キャプチャ可能な パケットサイズ 16~12288bytes
ポート毎の キャプチャバッファサイズ 384KB: 400GE
192KB: 200GE
96KB: 100GE
48KB: 50GE
48KB: 40GE
32KB: 25GE
16KB: 10GE
低速キャプチャバッファ 4096パケット
その他のPHY機能
送信平衡制御
  • Tx送信平衡制御(プリエンファシス)
  • Tx減衰
  • Txポストエンファシス:信号完全性解析を行うグラフィカルなアイダイアグラム
  • RXオプション:25Gbps RX SerDes PHYの自動調整機能